Sequential read access of serial memories with a user defined starting address.

Patent Number: EP0326885, A3, B1

Publication date: 1989-08-09

Inventor(s): KOWSHIK VIKRAM, LUCERO ELROY M, BODDU SUDHAKAR

Applicant(s):: NAT SEMICONDUCTOR CORP (US)

Requested Patent: JP2257494

Application Number: EP19890101064 19890121
Priority Number(s): US19880149399 19880128

IPC Classification: G11C7/00 ; G11C8/00 EC Classification: G11C7/00, G11C19/00

Equivalents: CA1332470, DE68918469D, DE68918469T, US4873671

Abstract

Circuitry for serial read memory access utilizing a random starting address. Fast read access is provided without upsetting the original data pattern stored in the memory core if the sequential read is terminated in midstream. After the last memory address is reached, the access automatically rolls over to the first address. The circuit provides both random and sequential access functions and allows the memory to be used as a shift register of variable length.

Data supplied from the esp@cenet database - I2

⑫公開特許公報(A) 平2-257494

@Int.Cl. 3

識別配号

庁内整理番号

@公開 平成2年(1990)10月18日

G 11 C 18/06 8/04 7131-5B 7131-5B

G 11 C 17/00

309 B

審査請求 未請求 請求項の数 6 (全7頁)

❷発明の名称

ユーザが決定した開始アドレスを有する直列メモリの逐次的読取ア クセス

> 頭 平1-17851 **204**

顧 平1(1989)1月30日 多出

優先権主張

@1988年1月28日@米国(US)@149,399

ピクラム コウシク

アメリカ合衆国、カリフオルニア 95132, サン ノゼ.

ライムウッド ドライブ 2094

の出 頭 人

ナショナル セミコン ダクタ コーポレーシ アメリカ合衆国, カリフオルニア 95052, サンタ クラ

ラ, セミコンダクタ ドライブ 2900

四代 理 人

弁理士 小橋 一男 外1名

最終質に続く

1. 発明の名称

ユーザが決定した朗始アドレスを有する 直列メモリの選次的銃取アクセス

2. 特許請求の範囲

1. メモリアレイ内の一連の格納レジスタを 逐次的に読取る装置において、前記メモリアレイ 内の対応するレジスタからデータを洗取るために 前記メモリアレイをアクセスするために使用する アドレスを格納するアドレスラッチが及けられて おり、前紀アドレスラッチはインクリメント信号 を受取ると共に前記格納されているアドレスをイ ンクリメントするための手段を具備しており、前 紀格納されているアドレスに対応するレジスタか らデータが銃取られたことを決定すると共に前記 メモリアレイ内のレジスタから遅次的にデータが 説取られるように前記決定に応答して前記インク リメント信号を発生する手段が設けられているこ とを特徴とする装置。

2、 特許請求の範囲第1項において、前記ア

ドレスラッチに対する予め選択したレジスタアド レスを供給する手段を有していることを特徴とす る装置。

- 1. 特許請求の範囲第1項において、連続す る直列的データの流れが前記メモリアレイから説 取られることを特徴とする装置。
- 4. メモリアレイ内の一連の格納レジスタを 遅次的に読取る装置において、対応するデータレ ジスタからデータを銃取るために前記メモリアレ イをアクセスするために使用されるアドレスを格 納するためのアドレスラッチが設けられており、 前記アドレスラッチは前記アドレスラッチ内に格 納されているアドレスをインクリメントするため のインクリメント信号に応答する手段を具備して おり、対応するデータレジスタからの予め選択し た鮭のデータピットを有するデータを受取り且つ 前記データピットを出力増へ直列的にシフトさせ るデータシフトレジスタが设けられており、且つ 前記出力略へシフトされたデータピットをカウン トし且つデータピットカウンタの数が予め選択し

7

た数と等しくなる場合にインクリメント信号を発生するデータストリームカウンタが設けられており、複数個のデータレジスタが直列して続取られるように前記アドレスラッチ内に依納されているアドレスが選次的にインクリメントされることを特徴とする装置。

Carlotte Contract

- 5. メモリアレイ内の複数個のデータ格納レジスタを選次的に読取る方法において、
- a) アドレスレジスタに対応するアドレスを使 用して前記アレイ内の格納レジスタへアクセスし、
 - b)前記格納レジスタからデータを読取り、
- c) 前記格納レジスタからデータが読取られたことを検知し、
- d) 前記格納レジスタをアクセスするために使用されたアドレスをインクリメントし、
- e) インクリメントしたアドレスを使用して上記ステップa) d) を繰り返し行なって前記複数個のデータ格納レジスタを遅次的に読取る、上記各ステップを有することを特徴とする方法。
 - 8. 特許請求の範囲第5項において、前記ア

装置は、マトリクス状に配列された個別的なFE Tメモリセルを有しており、共通の組の列ビット ラインはピットライントランジスタによって斟酌 されてセルを読取り又は書込みに対して準録させ る。故マトリクスの行は、ポインタレジスタ即ち 逐次的に行を選択するために函定したピット条件 が循環するシフトレジスタによって選択される。 データ入力は1番目の列内のすべてのセルへ提供 され、且つセル出力及び入力が合流され従って塾 置全体は直列シフトレジスタとして作用する。1 個のセルが読取りのために選択されると、その論 のものは客込みのために選択され、適宜のゲート を使用してのその選択はシフトレジスタから準値 される。入力と出力の合旗の結果、一つのセルか ら読取られたピットは信号列内のセルから一つ上 で且つ次の隣接する列内のセルへ移行する。従っ て、データはメモリマトリクスを介して出力略へ 進行する。

しかしながら、上述したシーケンシャルアクセ スメモリは、多数の主要な欠点を育している。並 レイ内のN個のすべてのレジスタが総取られるように、N番目のレジスタのアドレスに到達する場合に前記インクリメントされたアドレスのシーケンスがラップアラウンドすることを特徴とする方法。

- 3. 発明の群網な説明

技術分野

本売明は、集積回路に関するものであって、更に詳細には、ランダム開始アドレスを使用して直列メモリの高速流取アクセスを与える回路に関するものである。

従来技術

英国特許出版 G B 2 1 8 3 3 7 4 A は、シーケンシャルアクセスメモリに関するものであって、それは直列的続取アクセス、データの同時的読取り及び書込みに対する能力を与えており、且つ抜メモリを 1 個の大きなシフトレジスタとして使用することによる複雑なアドレス動作及びリフレッシュ回路に対する必要性を除去している。

上述した英国特許出願に明示されているメモリ

一に、それはランダムアクセス能力を与えるものではない。第二に、前記アレイ内のデータパターンは、シーケンシャル競取りがストリームの中間で終了されると変更されてしまう。第三に、彼メモリは、可変長のシフトレジスタとして使用することはできない。これらの欠点は、このメモリ袋置を特定の適用例へ使用することを制限する結果となっている。

1983年12月20日に発行された発明者Watanabeの米国特許第4,422,160号は、RAM及びセミランダムアクセス能力に対しての動作のページモード型における直列のアクセスを特徴とするメモリ装置を開示している。ストリーム中間において遅次的な読取が終了されたない。行アドレスストローブ信号及び列アドレスに発っているのでピンの所要数は少なくなっている。

上述した如き、上記Watanabe特許のメ

7.

モリ袋筐においては、それぞれ、行アドレススト ローブ信号と列アドレスストローブ信号に応答し て同一の租のアドレス増子を介して行アドレス情 報及び列アドレス情報が導入される。更に、メモ リセルマトリクスの一つの列を選択すべく適合さ れている出力噂を有するシフトレジスタが、列デ コーダに加えて設けられている。蚊シフトレジス タのシフト動作は、行アドレスストロープ信号の アクティブ(活性)状態のもとで列ストローブ信 号がアクティブとされるごとに実行される。この 上記♥atanabe特許のメモリ袋室の顕著な 特徴は、行ストローブ信号のアクティブ状態のも とで列アドレスストローブ信号が最初にアクティ プとされた時に行アドレスデコーダ及び列アドレ スインバータがそれらのアクティブ状態とされ且 つこれらの列アドレスインパータ及び列デコーダ の状態は行ストロープ信号が非アクチィブ状態と なる時まで列アドレスストローブ信号の解後の変 化とは無関係に維持されるということである。シ フトレジスタ及び入力/出力回路は、行アドレス

ストローブ信号のアクティブ状態のもとで残ストローブ信号のアクティブ状態及び非アクティブ状態の間のレベルにおける変化と同期して緑返しアクティブとされる。従って、上記Watanabe特許の動作においては、該シフトレジスタにおけるシフト動作及び接入力/出力回路の活性化は、列アドレスインパータバッファ及び列デコーダのアクティブ及び非アクティブ状態を練返すことなった。

しかしながら、上記Watanabe特許のメモリ装置も超々の欠点を有している。第一に、特定の行に沿ってのすべての列が統取られた後に新たな行アドレスが与えられねばならないのではない。第二に、上記Watanabe特許の装置は、可変異のシフトレジスタとして使用することはできない。従って、上述した英国特許出願に記載される装配と同じく、上記Watanabe特許のメモリ装置も特定の適用例における使用に制照され

ている。

ा ते दोना•रेक्केक्क्स्य कुर्वे क्रिकेक्क्स्य ४वर-४० अन्तर

目的

本発明は、以上の点に鑑みなされたものであって、上述した如き従来技術の欠点を解消し、ランダムな開始アドレスを有する直列雑歌メモリアクセスを可能とする回路を提供することである。

捌 成

本発明によれば、ストリームの中間で逐次の内によれば、ストリームの中間で逐次の内内においてもメモリコト内においた場合においなクーンに影響を与える。最後の対した後にオーケーの対した後にオーケーの対応であり、従って別用性が増大されての変更のが対している。本文の対応であり、従って別用性が増大されての変更の対応であり、従って別用性が増大されての変更の対応であり、従って別用性が増大されての変更の対応であり、従って別用性が増大しての変更の対応であり、従って別用性が増大しての変更の対応であり、従って別用性が増大されての変更の対応であり、従って別用性が増大されての変更の対応であり、従って関略の一実施例によるデータレジスタからデータレジスタからデータレジスタからデータレジスタがあずってもありなどの対応でありないであります。

ために抜メモリアレイをアクセスするために使用 されるアドレスを格納するアドレスラッチを育し ている。欲アドレスラッチは、アドレスインクリ メント信号を受取ると格納されているアドレスを インクリメントさせるカウンタを有している。娘 アクセスされたメモリレジスタからのデータピッ トは、疎アレイの並列出力を受取るデータシフト レジスタによって、出力パッドへ直列的にシフト される。データストリームカウンタはデータ出力 ピン上で出力されるピット数をモニタし、疏収シ ーケンス期間中に固定したカウントにおいて餃ア ドレスラッチへインクリメントアドレス信号を供 給し、且つ彼データ出力ピン上にデータのワード が出力された後にそれ自身ゼロとなる。この雄に、 該アレイ内のデータレジスタの各々が直列的に続 取られるように竣アドレスラッチ内に格納されて いるアドレスは逐次的に即ち顧番にインクリメン トされる。

実施例

第1図は、電気的に消去可能な審込み可能統取

り車用メモリ (EEPROM) 英国の基本的な要 素を示している。貧袋置は、BEPROMアレイ を有しており、それは各々16ピットの256個 の格納レジスタへ分割されている。孩アレイ内の N側のレジスタは、保護されるべきアレイ2内の 最初のレジスタのアドレスを待別のオンチップの メモリプロテクトレジスタ3内にプログラム即ち 書込むことによってデータ変更に対し保護するこ とが可能である。その後に、メモリプロテクト (保護) レジスタ3内に格納されているアドレス と等しいか又はそれより大きなデータアドレスを 有する格畝レジスタ内のデータを変更するための すべての試みは無視される。このデータ保護技術 は、本願と同時に出願された発明者Boddu et al.の者込み可能メモリデータ保設技術 (PROGRAMMABLE MEMORY D ATA PROTECTION SCHEME) J という名称であり本顧出顔人に論論されている米 国特許出願に完全に記載されている。

3

第1図に大略示してあり且つ以下に詳細に説明

する如く、命令レジスタ4内に書込み命令を直列的にクロック人力させ次いで譲書込み命令内において特定されるアドレス内へ書込まれるべき16ピットのデータをデータシフトレジスタ5内にクロック入力させることによって、データがEEPROMアレイ2内の選択した格納レジスタ内に書込みサイクルにおいてよりは単一の自己同期型書込みサイクルにおいてドライバ6人内のデータを介してアレイ2内の特定した格納レジスタへ並列的に転送される。

統取命令は、命令レジスタ4から銃取られるべきメモリレジスタのアドレスを8ピットアドレスレジスタ7内にロードする。該アクセスされた格納レジスタからのデータは、センスアンプ6を介してデータシフトレジスタ5へ並列的に転送され、次いでデータ出力ピンD0へ直列的にクロック出力される。

第2回は、本売明に従ってアレイ2内の格納レ ジスタを逐次的に読取るためのシリアル(直列)

統取アクセス回路10を示している。 鉄回路10 は、2個の主要な構成要素、即ちアドレスレジス タ/カウンタ12及びデータストリームカウンタ 16を存している。

アドレスレジスタグカウンタ12は、¢1Ⅰ、 1 oが高状態にある間に命令シフトレジスタ14 から入力される関始アドレスをラッチする。即ち、 命令シフトレジスタ14内へ直列的にシフトレジスタ14内へ でのクロックサイクルに渡って移動すると、AN Dゲート15の出力 b1 I. I oが高 かまなり、 アドレスレジスタグカウンタ12への なわれる。後に質細に説明する如く、アドレスタグカウンタ12は、アドレスラッチ1 なわれる。後に質細に説明する如く、アチリスレジスタノカウンタ12は、アドレスラッチ1 ないジスタノカウンタ12は、アドレスラッチ1 2 へのIALバルス入力に応ちしてプする能力を 有している。

データストリームカウンタ16は、袋取モード 期間中クロックパルス数をモニタし且つ一定のカ ウントにおいてインクリメントアドレスラッチ (1 A L) 信号を発生する。彼データストリーム カウンタ16は、又、信号RD. ø1を発生し、その時間の間、アドレスラッチ12内の新たにインクリメントされたアドレスに対応するメモリアレイ24内の新たなアドレスがセンスアンブ22によって狭取られる。この新たなデータはデータシフトレジスタ18のマスタ及びスレープ内へ転送され、一方古いデータピットD0はダミーピット26からクロック出力される。

データシフトレジスタ18は、データ入力(D1)ピン20から直列的にロードされるか(普込み命令に関して上に説明した知く)又はセンスフンプ22からのRD、 Ø1相の期間中並列的にロードさせることが可能である。上述した如く、データシフトレジスタ18内に直列的にロードされたデータは、並列的にメモリアレイ24内に移込まれる。読取アクセス期間中シフトレジスタ18へ並列的にロードされるデータは、ダミーピット26及びデータ出力ドライバ28を介してデータ

出力(DO)パッド30へ直列的にクロック出力される。本発明に基づくシリアル技取アクセスの作用について第2回に示したタイミング韓国及び第1回の概略図を参照して説明する。

建取操作は、データ入力ピン20を介して命令 レジスタ14内へ銃取命令を入力することによっ て達成される。この銃取命令は、開始ピット「1」 で開始し、その後に動作コード「op-code」 及び読取られるべきメモリ格納レジスタのアドレ スが続く。クロック動作シーケンスの期間中、最 後のアドレスピット「Ao」を、ølクロックの 上昇値で命令レジスタ14の一端側にある「スレ ープ」内へラッチ入力させる一方、紋開始ピット を他方の蟷部における命令レジスタ14のスレー ブ内へラッチ入力させ、【ロを高状態とさせる。 図示例において、Joぽ号は遅延されて、IoP D信号を供給し、それは命令レジスタ14内のす べてのピットが安定化するのに十分な時間を与え る。IoPD信号が高状態となると、命令レジス タ14をクロック動作させている内部グロック相

◆11及び◆21のクロック動作を停止させる。 このことは、それ以上のデータが命令レジスタ 1 4内にシフト入力されることを防止する。

更に第2回に示した如く、カウンタ16を有す るフリップフロップをリセットすることによって 銃取信号が低状態となると、データストリームカ ウンタ16のピットはゼロへ初期化される。10 PD信号が高状態となると、説取命令がデコード される。READ(読取)及びゅ1が真である例 四中信号RD. ø1は真であり、且つデータスト リームカウンタ16のカウントはゼロである。R D. ølの期間中、アドレスレジスタノカウンタ 12内に存在する額取命令において特定されるア レイ24内のレジスタアドレスからのデータがテ ータシフトレジスタ18内へラッチ入力され、且 つデータ出力ドライバを介しての小さな遅延の後、 ダミーゼロビットがデータ出力ピン30上に出力 される。このダミーゼロピットは、有効なデータ ストリームが続くことを示す信号である。次のク ロック相の2において、波データピットは右側へ

一つの位置シフトされ、且つそれに使くす1クロック相において、新たなデータピット (データのMSB、例えば第3図におけるD15) が最後のシフトレジスタのスレープ部分内へラッチ入力される (ダミーピット)。 データ出力ドライバ28を介してのある程度の遅延の後、新たなデータピット (例えば、D15) がデータ出力ピン30上に表われる。この様に、すべての引き続く入力クロック相に対して、データの次の下位のピットがデータ出力ピン30上に出力される。

メモリアドレスに対応するすべてのデータビット(図示例においてD15-D0)が、RD。 ø 1が真である場合にデータシフトレジスタ18内 へ並列的にラッチされるので、鎮アドレスラッチ 内のアドレスは、館のアドレスからのデータがデ ータ出力ピン30上で直列的にクロック出力され る間、インクリメントされることが可能である。

図示例において、アドレスレジスタ/カウンタ 1 2のカウントを1だけインクリメントさせるた めの信号IAL (インクリメントアドレスラッチ)

を発生させるために7 (十進数) のカウントが溝 択されている。続取(READ)命令のデコード 動作に続いて、16番目のクロック相々2におい て、データストリームカウンタ16は0のカウン トへロールオーバし、且つこの読取デコード動作 に続く16番目のクロック相の1の期間中、信号 RD、 ø 1 は再度奥となる。 RD、 ø 1 信号が応 状態にある期間中、新たにインクリメントされた アドレスに対応するデータがすべての16番目の データシフトレジスタ18のマスタ及びスレープ 内に転送される。同時的に、前のデータ列のLS B (DO) が、ダミーピット26からデータ出力 ドライバ28内へ及びデータ出力パッド30上へ クロック転送される。銭銃取命令のデコード動作 に続いてのクロック信号φ2の17番目の高状態 へ向かう相において、インクリメントされたアド レスのMSB (データピットD15*) がダミー ピットのマスタ内にシフト入力され、且つは1の 17番目の高状態へ向かう根において、データピー ットD15*がデータ出力パッド30上に出力さ

no.

以上、本免明の具体的変態の態様について詳細 に説明したが、本発明はこれら具体例にのみ限定 されるべきものではなく、本発明の技術的範囲を 逸説することなしに種々の変形が可能であること はもちろんである。

26:ダミーピット

28:データ出力ドライバ

30:データ出力パッド

特許出願人 ナショナル セミコンダク タ コーポレーション

タ コーポレーション

親川 代理人 小 44 ー 男 序格 空ご

同 小镇正

4. 図面の簡単な説明

第1図は本処明に基づく電気的に消去可能でき 込み可能な建取専用メモリ (BEPROM) 装置 の基本的な要素を示したプロック図、第2図は本 免明に基づくシリアル説取アクセス回路を示した 概略図、第3図は第2図に示したシリアル読取ア クセス回路の動作を説明するのに有用なタイミン グ袋図、である。

(符号の説明)

2: EEPROMPU1

4:南令レジスタ

5:データシフトレジスタ

6:センスアンプ

7:8ピットアドレスレジスタ

10:シリアル読取アクセス回路


12:アドレスレジスタ/カウンタ


14:命令シフトレジスタ


16:データストリームカウンタ

22:センスアンプ

24:メモリアレイ







第1頁の続き

明 ボデュ アメリカ合衆国, カリフオルニア 94087, サニーベル, ⑦発 者 スダカール

イースト フリモント 814, ナンバー 63 95117, サン ノゼ, アメリカ合衆国,カリフオルニア 個発 っ エルロイ エム。ルセ

オツクスフォード 3295